DIALOG(R)File 352:DERWENT WPI (c) 2000 DERWENT INFO LTD. All rts. reserv.

008399494

Image available

WPI Acc No: 90-286495/199038

Thin film semiconductor element with improved field effect mobility - has silicon nitride layer as protection film annealed under atmos. of active

oxygen NoAbstract Dwg 1/5

Patent Assignee: SUMITOMO METAL IND LTD (SUMQ)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Week Applicat No Kind Date Main IPC Patent No Kind Date

JP 2201967 A 19900810 JP 8921881 A 19890130 199038 B

Priority Applications (No Type Date): JP 8921881 A 19890130

Title Terms: THIN; FILM; SEMICONDUCTOR; ELEMENT; IMPROVE; FIELD; EFFECT;

MOBILE; SILICON; NITRIDE; LAYER; PROTECT; FILM; ANNEAL; ATMOSPHERE;

ACTIVE; OXYGEN; NOABSTRACT

Derwent Class: L03; U12

International Patent Class (Additional): H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

Image available 03226467

THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

02-201967 [JP 2201967 A]

PUBLISHED:

August 10, 1990 (19900810)

INVENTOR(s): MIKI AKIRA

APPLICANT(s): SUMITOMO METAL IND LTD [000211] (A Japanese Company or

Corporation), JP (Japan)

APPL, NO.:

01-021881 [JP 8921881]

FILED:

January 30, 1989 (19890130)

INTL CLASS:

[5] H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS - Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 994, Vol. 14, No. 489, Pg. 34,

October 24, 1990 (19901024)

ABSTRACT

PURPOSE: To increase high speed operation and high reliability by improving electric field effect mobility by permitting active state oxygen to impregnate and diffuse into an SiN layer up to an interface between a semiconductor layer and the SiN layer under the atmosphere of activated oxygen.

CONSTITUTION: An SiN protective film 20 is formed on an amorphous silicon layer 14, and is further annealed under the atmosphere of activated oxygen, i.e., ozone(O(sub 3)). Ozone is generated by irradiation of oxygen with electromagnitic waves, e.g. UV. Accordingly, since the SiN layer has been annealed under the atmosphere of the activated oxygen, the activated oxygen impregnates and diffuses into the SiN layer up to an interface between a semiconductor layer and the SiN layer to prevent the interface levels from being formed owing to the activated oxygen, and fixed electric charges in the SiN layer are reduced. Hereby, there is provided a thin film semiconductor device which has high electric field effect mobility and is excellent in high speed operation and high reliability.

⑩日本国特許庁(JP)

⑩特許出願公開

平2-201967 @ 公開特許公報(A)

Wint. Cl. 5

验別記号

庁内整理番号

❷公開 平成2年(1990)8月10日

H 01 L 29/784

8624-5F H 01 L 29/78 3 1 1 N

審査請求 未請求 請求項の数 2 (全9頁)

の発明の名称

薄腹半導体案子

命特 願 平1-21881

面 平1(1989)1月30日 **多出**

700発 明 者

大阪府大阪市東区北浜5丁目15番地 住友金属工業株式会

社内

の出 翼 人

住友金属工業株式会社

大阪府大阪市東区北浜5丁目15番地

弁理士 井内 龍二 の代理人

10月 新田 春

1. 発明の名称

港頭半導体素子

2. 特許値求の範囲

- (1) ゲート電機、ドレイン電圧、ソース電 極、絶縁層、半導体層および保護膜を含む薄膜半 媒体素子であって、前記半導体層上に前記絶縁層 あるいは貧紀保護鎮などのいずれかの層として SiN間が形成され、このSiN層が活性状態に ある政策の雰囲気下でアニール処理がなされてい ることを特徴とする薄膜半導体電子。
- (2) 活性状態にある酸素が、電磁波の作用に より生成されることを特徴とする碘求項(1)記 銀の海鎮半導体業子。

3. 発明の詳細な説明

皇皇上の利用分野

本党明は薄額半導体素子、より詳細にはゲート 電極、ドレイン電極、ソース電極、絶録層、アモ ルファスシリコン(a-Si:H)の半導体層お よび保護膜を含む薄膜半導体素子であって、例え **ばアクティブマトリクス駆動方式のフラットパネ** ル形ディスプレイなどに応用されるものに関す

従来の技術

近年高度情報化が進むにつれ、映像表示用のデ ィスプレイの分野においてはより一層の高模組化 および高輝度化が望まれている。現在は家庭用や その他ほとんどの分野においてCRT(陰極線管)がその主流を占めている。しかし小形、軽量、 低消費電力でしかも高麗質化が可能なフラットパ ネル形ディスプレイへの要望が高まってきてい る。フラットパネル形ディスプレイのうち液晶を 用いたLCDは現在もっとも広く用いられ将来性 の高いディスプレイである。このLCDの駆動方 式として、単純マトリクス駆動方式やアクティブ マトリクス駆動方式があり、このうちアクティブ マトリクス駆動方式は各画業ごとにスイッチ業子 も配設して各職業を独立的に駆動解揮するもので ある。したがって各国業ごとに100%近いデュ ーティ比で駆動でき、闘索のコントラスト比を大 きく取ることが可能である。

. . ,... - - ---

スイッチ素子としてアモルファスシリコンを用いた準備トランジスタ(TFT)形は大面積化が可能であり、しかも低コストで製作できることから有望視され多くの研究がなされている。このアモルファスシリコンを用いた薄膜トランジスタ(TFT)形ディスプレイの特徴としては大面積化が可能であること、上級的低温プロセス(300℃が使用可能であること、連続的な成底により膜界面の演浄性が保たれることなどが挙げられる。

以上のことから駆動方式としてアクティブマトリクス駆動方式を採用し、アモルファスシリコンを用いた薄頭トランジスタ(TFT)形ディスプレイは今後のニューメディア用のディスプレイ供補としてその発展が期待されている。

次に従来のアモルファスシリコン海護半導体素子 (TFT) の構造を第5回に示す。第5回(a) は逆スタガー型構造を示すものであり、その構造は、つぎのようなものである。ガラス基板11

ファスシリコン暦14の上面には中央部を除いて
n・アモルファスシリコン暦15、ドレイン電極
1 6、ソース電極17が形成されている。中央部
には、SiNのゲート絶縁醇13、ゲート電極1
2 が順次積層形成されている。21は各半導体景
子を掲載するための素子分離膜であり、SiNに
より形成されている。

発明が解決しようとする課題

上記したようなアモルファスシリコン薄膜半導体素子は、各海膜の形成をプラズマCVD法によって行なっている。しかしながら、プラズマCVD法により薄膜を形成する場合、とくに半導を形成する場合、つぎのような不都合があった。なお、上記アモルファスシリコン薄膜半導体素子のSIN層は、第5図(a)の保護膜20、第5図(b)のゲート地様譲13および素子分離膜21である。

①プラズマCVD法では下地の薄膜がプラズマ によってゲメージを受け劣化することがある。す の上面(周図中上側)にはゲート電話12がパタ - ニングされており、このゲート電低12の上面 にはゲート絶縁譲13が段層形成されている。さ らにこのゲート絶縁譲13の上面には半導体層と してアモルファスシリコン暦14が積層形成さ れ、このアモルファスシリコン層14の上面には オーミックコンタクト層としてのn゚アモルファ スシリコン暦 15 が積層形成されている。この n・アモルファスシリコン暦 l 5の上面にはさら にドレイン電盔16が横層形成され、このドレイ ン電弧16の水平方向に対向してゲート電極12 を挟んだ所定箇所にはソース電極17が形成され ている。ドレイン電径16とソース電伍17はそ れぞれじょ贈18とA1暦19の積層体となって いる。またドレイン電振16とソース電振17の 間には霊化シリコン(SiN)の保護腺20が形 成されている.

また、第5図(b)はスタガー型構造を示すものであり、その構造は、ガラス基板 l l の上面にアモルファスシリコン暦 l 4 が形成され、アモル

なわち、半導体層のアモルファスシリコン層14 の表面はプラズマにより荒らされるためアモルファスシリコン層14と上層のSiN層の間に昇面 単位が形成される。アモルファスシリコン層14 とSiN層との間に昇面準位が形成された場合、 TFT特性の信頼性を低下させる。上記アモルファスシリコン海原半導体業子ではアモルファスシリコン層14と保護膜20との間(第5図(a))、アモルファスシリコン層14とゲート絶縁膜13、素子分離膜21の間(第5図(b))に昇面準位が形成されることになる。

②また、SiN層には過剰Si、過剰H、欠乏 Nが存在しているため、これら過剰Siなどが組 成比のパランスが崩れる原因となり、また、これ ら過剰Siなどに基づく欠陥単位に起因して固定 電荷が発生する。

この固定電荷が保護膜20に存在する場合、膜中固定電荷は通常正電荷であるため、TFT動作時にソース、ドレイン間を流れるキャリア(電子)を引き付けてその走行を妨げるのでリーク電流

を発生させる.

SIN層がゲート地球膜13である場合については、はっきりとののが原因であるとはいえないがのののでれかまたは双方が原因となってズンラスを生じる。マリコン暦14となってスシリコン暦14とは、マースが変更を発しまいて、では、SIN層が大力の対象を生じる。(ii)のでは、N層を形成しまいでは、SIN層が大力のでは、のシントロールが全体には、は通常である。(ii)が一トでは、固定常である。(ii)が一トではは、固定常である。では、1000年では、固定常に対していません。では、1000年では1000年では、1000年では1000年で1000

以上のような現象はTFT特性の向上とくに電 外効果移動度の向上の妨げとなり、その結果、高 速性、信頼性の高いアモルファスシリコン等額半 準体素子を得ることができなかった。

そこで、本発明は上記したような問題点に鑑 み発明されたもので、薄膜半導体素子において昇

体電子(TFT)の構造を第1回に示す。第1回 (a) は遊スタガー型構造を示しており、ガラス 基板11の上面(第1四中上偏)にはゲート電極 12がパターニングされ、このゲート電極12の 上面にはゲート絶縁膜13が積層形成されてい る。さらにこのゲート絶牀鎮13の上面には半導 体層としてアモルファスシリコン暦14が積層形 成され、このアモルファスシリコン層14の上面 にはオーミックコンタクト暦としての n・アモル ファスシリコン着15が検潛形成されている。こ のn゚ アモルファスシリコン層15の上首にはさ らにドレイン電極16が積層形成され、このドレ イン電振16の水平方向に対向してゲート電振1 2 を挟んだ所定箇所にはソース電振17が形成さ れている。ドレイン電便16とソース電便17は それぞれCr屋ヒA1層の積層体となっている。 またドレイン電復16とソース電復17の間には 望化シリコン(SiN)の保護賞20が形成され ている。21は素子分離膜である。

また、第1四(6)はスタガー型構造を示すも

面単位が形成されることを阻止し、またSIN層中の固定電荷を減少させ、高い電界効果等動度を有し、高速性、信頼性に優れた導度半導体素子を提供することを目的としている。

無難を解決するための手段

上記課題を解決するために本発明は、ゲート電 価、ドレイン電腦、ソース電優、絶縁層、半導体 層および保護膜を含む薄膜半導体素子であって、 貧記半導体層上に前記絶縁層あるいは前記保護腺 などのいずれかの層としてSiN層が形成され、 このSiN層が活性状態にある酸素の雰囲気下で アニール処理がなされていることを特徴としてい

また、上記した活性状態酸素が、電磁液の作用 により生成されることを特徴としている。

以下、本発明にかかるアモルファスシリコン薄 譲半導体素子の構成を詳述する。なお、従来と同 一構造の部分については同一の符合を付すことと する。

本発明にかかるアモルファスシリコン薄膜半導

のであり、その構造は、ガラス基板11の上面に アモルファスシリコン暦14が形成され、アモルファスシリコン暦14の上面には中央部を除いて n・アモルファスシリコン暦15、ドレイン電極 16、ソース電極17が形成されている。中央部 には、SiNのゲート絶縁旗13、ゲート電極1 2が重次復歴形成されている。21は雲子分離膜 である。

以下、第1図(a)の逆スタガー型構造のアモルファスシリコン海護半導体素子について説明する。上記ゲート電腦12はCr、Mo、Ta、A1、NiCrまたはこれらの2種以上の積層値から構成されている。このゲート電腦12の積層値がら構成されている。このゲート電腦12の積層値がら構成されている。このゲート電腦12の積層値があるが、本発明では300人の発生しく、より望ましくは500人~1500人の範囲である。

ゲート絶縁襲13としては、比抵抗が大きく、 したがって絶縁性に優れ、しかも高耐圧性、界面 特性に優れた薄膜を形成する必要がある。このた

特間平2-201967(4)

め、本発明でプラズマCVD法によりSiN、SiO、SiONまたはこれらの2種以上の段階膜を形成している。例えば、SiN頭を形成する場合、シラン系ガスと他のガスとの混合ガス(例えばSiH。+ MH。中 SiH。+ MH。+ Ma)をプラズマCVD法により分解増積して形成する。SiN膜を形成する場合、ガラス基板温度がSiN頭の膜特性に大きく影響するため、ガラス基板温度は通常250で以上が望ましく、より望ましくは300で以上である。ゲート絶球値13の頭厚はTPT特性の違いによってそれぞれ異なるが、適常500人~5000人が望ましく、より望ましくは1000人~3000人の範囲である。

アモルファスシリコン層14はプラズマCVD 法によりシラン系ガスを用いて容易に形成される。アモルファスシリコン層14の機厚はアモルファスシリコン海膜半導体素子のオフ電流およびスイッチング特性に影響するため、通常500人~5000人が望ましく、より望ましくは500人~2000人の範囲である。また、成旗時のガ

防止するために形成される。通常SiNが用いられ、SiN層はプラズマCVD法により形成される。保護調20のSiN層はゲート絶縁譲13と 関様の方法で作成され、譲奪は500人~500 0人が望ましく、より望ましくは1000人~ 3000人の範囲である。

さらに、保護膜20を活性状態酸素すなわちオソン(0。) 雰囲気下でアニール処理する。オソンは、酸素に電磁波、具体的には紫外線(UV)を照射することによって発生する。UV 関射アニール処理により保護膜20を形成する場合、アニール温度は、成額時のガラス基板温度を超えない。例えば、SiN層をガラス基板温度250で成験した場合、UVアニール処理をアニール温度200でで1時間行なえば、良好な特性が得られる。

ドレイン電価16、ソース電価17は、通常高 動点金属とA1との使用構造とすることにより特 性の安定化が図られている。例えば、CェンA1 、Mo/A1、Ti/A1などが用いられてい ラス基板温度は、良好な護特性を得るためには、 100℃~400℃が望ましく、より望ましくは 200℃~300℃の範囲である。

n° アモルファスシリコン暦15はキャリアである電子の走行を容易にし、かつ正孔の流れを阻止する目的で形成されるものであり、主としてシラン系のガス例えばSiH。とPH。との混合ンスにより形成される。n° アモルファスシリコン暦15の電気的特性としては、時比抵抗が10° Q·cm~100° Q·cm の範囲である。また、活性化エネルギーとしては0.4eV~0.1eVであることが望ましく、より望ましくの。3eV~0.2eVの範囲である。n° アモルファスシリコン暦15の原厚は頭のはがれ防止などのため適切に設定する必要があるが、通常100人~1000人であることが望ましく、より望ましくは200人~500人の範囲である。

保護膜20は、チャンネル部の湿気や汚染によるアモルファスシリコン薄膜半導体素子の劣化を

る。高融点金属の領域としては100人~100 0人が望ましく、より望ましくは100人~50 0人の範囲である。また、A1の旗域は2000 人~2μmが望ましく、より望ましくは5000 人~1μmの範囲である。

UVアニール処理を行なった場合のTFT特性の演定結果を第2図に示す。第2図は、SiNを地縁頭とするMISダイオードを用いたCーV特性から、フラットバンド電圧VroとSiN層中の固定電荷密度Qookとをアニール時間に対してプロットしたものである。ここでは、アニール温度を200℃とし、UV照射には100Wのランプが用いられている。第2図からアニール時間が長くなるにつれて、フラットバンド電圧Vroが増加し、固定電荷密度Qookが減少するのが認められ、TFT特性が改善されることがわかる。

このUV照射アニール処理を行なった試料をSIMSにより深さ方向に分析した結果が、第3図である。第3図から、UV照射アニール処理を行なった試料には、アモルファスシリコン層14の

特盟平2-201967 (5)

SiとSiN層間の非面およびSiN層の表面に 競索が多く存在していることがわかる。

さらに、第4回はSiN層のフーリエ変換条件 吸収スペクトル(FTーIRスペクトル)を示し でおり、アニール時間ごとに吸光度の対数を赤外 スペクトルの波数に対してブロットしている。こ の第4回から、UV照射アニール処理を行なった SiN層(同図(a))は、UV照射アニール処理を行なわなかったSIN層(同図(b))にく らべ、2000cm⁻¹~2200cm⁻¹付近のSiー 出まびSiーH。振動に基づく吸収ピークが消失しており、H原子が減少していることがわか

作用

上記した構成によれば、第2図~第4図のTF T特性に関する項目の選定結果からみて、SiN 層が活性状態にある鮭番の雰囲気下でアニール処理がされているので、活性状態酸素がSiN層中 に浸透拡散して半導体層とSiN層の界面まで違 し、この活性状態酸素により界面単位の形成が阻

雌半導体素子の製造方法を説明する。

①ガラス基板 1 1 として例えば直径 5 インチ角のものを用い、このガラス基板 1 1 を十分に洗浄した後 C r を 1 0 0 0 人 蒸着させ、さらにフォトエッチング加工により C r のゲート電極 1 2 をパターン形成した。なお、TFTのチャンネル長を1 0 μm、チャンネル概を 2 0 0 μm とした。

②つぎに、ゲート電極12が形成されたガラス基板11(以下試料という)をプラズマCVD装置(図示せず)内にセットし、真空容器内を排気するとともに試料を加熱し、加熱温度を300℃に設定した。真空容器内の真空度が1×10~ Torr以下となったところで油拡散ポンプ(DP)が接続されているパルプを閉鎖し、排気系を油拡散ポンプからメカニカルプースタポンプ(MBP)に切り替え、マスフローコントローラ(MFC)で介して真空容器内に100%SiH、を8SCCM、NH。を40SCCM、N。を80SCCM導入し、真空容器内の圧力が0.5Torrとなるように理節した。

止され、また、SiN房中の固定電荷が減少する ことがわかる。

活性状態酸紫が浸透拡散したSiN層および界面の状態を断定することはできないが、SiN層については、SiN層中の過剰SiがO原子と結合したり過剰Hと健康することによりオキことによりが選んでいることが引き、第3図におけるO原子のピークが示すない。の原子が半導体層表面のSi原子と置合して酸化度が形成され、界面特性の安定化が図られていることが考えられる。

実施例

以下、本発明の実施偶を図面に基づいて説明す *

第1実施例

この実施例は逆スタガー型構造のアモルファス シリコン溶験半導体素子についてのものであり、 第1図 (a) に基づいてアモルファスシリコン第

圧力が一定となったところで13.56 MH₂のRFパワーを50Wに維持して20分間放電し、ガラス基板118よびゲート電極12上にSiNのゲート絶縁膜13を積層させた。このようにして形成されたゲート絶縁膜13は、屈折率が1.82、光学的パンドギャップEgが5.1eV、比誘電率が6.1、膜厚が3000人であった。

②つぎに、同じプラズマCVD装置内で、ゲート絶縁度13上に半導体層のアモルファスシリコン贈14を1000人形成した。

アモルファスシリコン層 1.4 の形成条件は、1.0.0% S i H 。 &1.0 SCCM、反応圧力 0..2 TorrでR F パワー 1.0.0 W とした。成題時間は 8 分であった。アモルファスシリコン層 1.4 は、電気的特性として p d が 2×1.0^{10} Q · cm 、活性化エネルギー E s が 0..7 e V、光学的特性として E s が 1..7 S e Vであった。

④つぎに、同じプラズマCVD装置内で、アモルファスシリコン層14の上にSiNの保護館

持周平2~201967(6)

20を1500人形成した。保護店20の形成条件は、ゲート絶縁度13と同じで成績時間は10分であった。

⑤保護譲20を形成した後、フォトエッチング 加工によりソース、ドレイン部の保護譲20をエッチングし、レジストを残したままプラズマCV D装置に試料を入れ、n°アモルファスシリコン 層15を形成した。

⑤n° アモルファスシリコン層 1 5 の形成条件は、ガラス基板温度が 1 2 0 ℃で、1 0 0 % SiH。を1 0 SCCW液し、反応圧力 0 . 2 TorrでRFパワーを1 0 0 W 印加した。成膜時間は 4 分で、旗厚は5 0 0 Åであった。このn° アモルファスシリコン層 1 5 の特性は別途行なった実験から、ρd が5 0 0 Ω·ce . 活性化エネルギー Ea が 0 . 2 eV、Eg が 1 . 7 eVであった。

⑦つぎに、真空滅着装置内に試料を入れ、Cr を500人滅着させた。その後、リフトオフ法に よりソース、ドレイン部以外のレジストを除去し

実施例1においてUV照射アニール処理を行な わない以外、すべて実施例1と同じ条件でアモル ファスシリコン薄膜半導体素子を作成した。TF T特性の測定結果を以下に示す。

電界効果移動度 µ: 0.4cm²/V·sec

しきい値 Ⅴ+ : 1.3٧

ON電波Iom . : 9 × 10-*A

OFF電流I.++ :7 × 18-18A

このようにUV照射アニール処理を行なわなかったアモルファスシリコン薄膜半導体素子は、実施例1と比較して電界効果移動度、しまい値電圧Vァ、ON電流などのTFT特性の低下が認められた。

実施例 2

この実施例はスタガー型構造のアモルファスシ リコンアモルファスシリコン海臓半導体素子につ いてのものであり、第1回(b)に基づいてアモ ルファスシリコン海膜半導体素子の製造方法を提 明する。

ガラス基板11上に実施併1と同じ条件で、ア

た。最後に、真空震撃装置により A 1 を全面に 1 μα 増積した後、フォトエッチングにより A 1 電 塩を形成した。

アモルファスシリコン薄膜半導体需子を作成した後、UV照射アニール処理を行なった。処理条件は、アニール温度を200℃とし、100Wのうずまき型低圧水銀ランプを放料から20mmの高さにセットして、1時間繋外線を照射した。なおアニールは大気中で行なった。

このようにして作成されたアモルファスシリコン海望幸運体素子のTFT特性を測定したところ以下の様であった。

電界効果移動度 # : 0.8cm */V·sec

しきい値Vェ : 0.17

ON電波Ion : Va =15 V, Va =10.V

のとき2 × 10-4

OFF電液Iorr: Va =-10V、Va =10 V

のとき8 ×10-1*A

このように、良好なTFT特性が得られた。

比較例1

モルファスシリコン暦14を1000人、SiNのゲート絶縁譲13を3000人、プラズマCVD法により形成した。この後、UV照射アニール処理を実施例1と同じ条件で行なった。ついる部のフェトエッチングによりソース、ドレを発達により、エッチングで除去し、レジスを発信した。つがに、真空遺音によりとこれを移っている。 第一次ではよりに、 東京 で アモルファスシリコン暦15を実施によりに、 京空遺音によりに、 マンボート電極12、ドレイン電極16、ソース電極17を形成した。 なお、チャンネル長は10μm、チャンネル幅は200μmとした。

このようにして作成されたアモルファスシリコン連續半導体電子のTFT特性を選定したところ以下のようであった。

電界効果移動度 u : 0.4cm²/Y·sec

しきい値 Vャ : 1.07

ON電流I.m :9×10**A

OFF電波Iorr:8×10-18A

このように、スタガー型構造のアモルファスシリコン海護半導体電子においても良好なTFT特性が得られた。

比較例2

実施例2においてUV照射下でのアニール処理 を行なわない以外、すべて実施例2と同じ条件で TFTを作成した。TFT特性の測定結果を以下 に示す。

世界効果移動度 μ: 0.2cm²/V·sec

しきい値 ∀ - : 2.5∀

ON電流Iom : 7×10-6A

OFF電波Iorr:8×10-18A

このように、UV展射下でのアニール処理を行なわなかったスタガー型構造アモルファスシリコン溶験半導体素子についても、実施例2と比較してTFT特性の低下が認められた。

発明の効果

以上の説明により明らかなように、本発明にか

第1図(a)、(b)は本発明にかかるアモル ファスシリコン薄膜半導体素子の一実施傷を示す 断面図であって、(a)は逆スタガー型構造であ り、 (b)はスタガー型構造であり、第2図はぴ Ⅴ 照射アニール処理を行なったアモルファスシリ コン海護半導体素子についてフラットパンド電圧 VraとSiN中の協定電荷密度Qse/sとをアニー ル時間に対してプロットしたグラフであり、第3. 図はUV照射アニール処理を行なった試料をSI MSにより深さ方向に分析したグラフであり、第 4図(a)、(b)はSiN層のFT-IRスペ クトルを示し、アニール時間ごとに吸光度の対数 を被数に対してブロットしたグラフであり、(a)はUV照射アニール処理を行なったSiN層で あり、(b)はUV煎射アニール処理を行なわな かったSiN層であり、第5箇(a)、(b)は 従来のアモルファスシリコン薄膜半導体素子を示 **す断面図であって、(a)は逆スタガー型構造で** あり、(b)はスタガー型構造である。

かるアモルファスシリコン海底半導体素子は、半 媒体度上に絶縁層あるいは保護膜などとして SiN磨が形成され、このSiN磨が活性状態に ある趙素の雰囲気下でアニール処理がなされてい るので、活性状態酸素がSiN萠に浸透拡散して 半導体層とSiN層の界面まで達し、この活性状 金融業の存在により、プラズマダメージに起因し て発生する界面準位の形成が阻止され、また、 SiN膻中の固定電荷が減少する。SiN層が保 護虜である場合、界面準位形成の阻止によりTF 丁特性の信頼性が向上し、また、國定電荷の減少 によりリーク電波の発生が抑制され、とくに電界 効果移動度の向上を図ることができる。また、 SiN層がゲート絶縁頭である場合、しきい値電 任 V ▼ のシフトおよびゲート電圧のコントロール が向上する。以上のことから、TFT特性とくに 電界効果移動度が向上し、高速性、信頼性の高い アモルファスシリコン薄膜半導体素子を得ること ができる。

4. 図面の簡単な説明


11ーガラス基板、12ーゲート電極、13ーゲート絶縁線(絶縁度)、14ーアモルファスシリコン暦(半導体度)、15ーn*アモルファスシリコン暦(オーミックコンタクト層)、16ードレイン電極、17ーソース電極、20…保護旗

特許出職人 : 住友金属工業株式会社 代 理 人 : 弁理士 井 内 龍 二

特丽平2-201967(8)

第 1 図

(a)



(b)

